靜態(tài)讀寫存貯器( SRAM )
2017-09-12 15:56:17
1.概述
靜態(tài)讀寫存貯器(SRAM)使用十分方便，在微型計(jì)算機(jī)領(lǐng)域獲得了極其廣泛的應(yīng)用。現(xiàn)以一塊典型的SRAM芯片為例說明其外部特性及工作過程。
(1) 8K×8bit的CMOSRAM芯片 ① 引線功能。6264(6164)有28條引出線，它們包括：A0~A12為13條地址信號(hào)線。D0~D7為8條雙向數(shù)據(jù)線。CS2為兩條選片信號(hào)的引線。
NC為沒有使用的空腳。芯片上還有+5V電壓和接地線。 ② 6264(6164)的工作過程。
2. 連接使用
(1) 全地址譯碼方式
從下圖可以看到，6264這一8KB的芯片唯一地占據(jù)從F0000H到F1FFFH這8KB內(nèi)存空間；芯片的每一個(gè)存貯單元唯一地占據(jù)上述地址空間中的一個(gè)地址。
該圖用在CPU最大模式下。
(2)部分地址譯碼方式
首先，讓我們看一下下圖所示的6264的連接圖。
分析下圖所示的連接圖，可以發(fā)現(xiàn)，此時(shí)的8KB芯片6264所占據(jù)的內(nèi)存地址空間為
DA000H~DBFFFH
DE000H~DFFFFH
FA000H~FBFFFH
FF000H~FFFFFH
(3) 譯碼器電路
在工程上常用的譯碼電路還有如下幾種類型：
①利用廠家提供的現(xiàn)成的譯碼器芯片。
②利用廠家提供的數(shù)字比較器芯片。
③利用ROM做譯碼器。
④利用PLD。
3. 靜態(tài)RAM連接舉例
下圖中，使用一塊3-8譯碼器芯片(74LS138或8205)，將兩片6116所占的內(nèi)存地址范圍安排在7C000H~7CFFFH。
4.等待的實(shí)現(xiàn)
在存貯器芯片的連接使用中，由于采用了要求的定時(shí)時(shí)間比較長(zhǎng)的芯片或由于總線的時(shí)間延遲過大等原因，CPU提供的定時(shí)時(shí)間不能滿足存貯器芯片的要求，
使CPU無法正確地讀寫存貯器。這就要求電路的設(shè)計(jì)者采取適當(dāng)?shù)拇胧﹣斫鉀Q。
